时序与实现社区未闭环原帖 1 个回答 · 434 次浏览|器件：Vivado 2018.1
一句话结论：实现策略不同可能导致部分方案无法满足时序
未改动工程重新编译后出现setup/hold时序违例
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005mhOp5SAE/failed-timing-hi-i-have-a-weird-issue-with-my-pr
相关标签：Vivado · timing · implementation · repeatability
就这个问题继续问 AI → ← 返回 AMD 社区问答速查