Block Design 与 IP Integrator已闭环原帖 9 个回答 · 683 次浏览|器件：Vitis / Alveo U50dd (xcu50)（错误码：Common 17-69）
一句话结论：当前无GT使能shell，无法通过该流程在板上实现SFP逻辑
仿真与硬件仿真通过，Vivado实现通过，但Vitis硬件构建失败
RTL内核使用了shell/platform保留的SFP与GT逻辑，导致PBlock冲突；且当时无GT使能的shell可用
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iHis5SAC/failed-build-hw-in-vitis-the-sfp-block-design-ke
这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：
相关标签：Vitis · RTL Kernel · SFP · GT
就这个问题继续问 AI → ← 返回 AMD 社区问答速查