fpga.love
EN App
知识库›AMD 社区问答速查›ISE14.7在RHEL8.10下添加VIO/ILA IP核报错

ISE14.7在RHEL8.10下添加VIO/ILA IP核报错

ILA 在线调试社区未闭环原帖 9 个回答 · 181 次浏览|器件:Virtex-6 / ISE14.7 / Red Hat Enterprise Linux 8.10(错误码:WARNING:sim:100)

一句话结论:问题未解决,仅猜测与操作系统兼容性有关

现象

添加VIO、ILA、Clock Wizard IP核时生成失败并报错

根因

帖中未明确,回答猜测ISE14.7运行于RHEL8.10可能存在兼容性问题

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D5Pd00001JodUEKAZ/facing-issue-in-adding-ip-core-in-my-project-i-t

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突Vivado JTAG配置报错但FPGA编程成功ISE中如何将启动时钟改为JTAG CLK?

相关标签:ISE14.7 · VIO · ILA · RHEL

就这个问题继续问 AI → ← 返回 AMD 社区问答速查