FSBL 与启动镜像已闭环原帖 9 个回答 · 565 次浏览|器件：Vivado & Vitis 2020.2.2 / UltraScale+ RFSoC XCZU47DR-1FFVG1517E / Micron MT53E256M32D2DS-053_AAT_B LPDDR4
一句话结论：布局厂商未遵循内存接口设计指南，返工后正在评估
启用DDR控制器后处理器启动停滞在约75%，FSBL退出断点未命中；禁用DDR控制器则正常启动
PCB布局厂商未遵循内存接口设计指南，导致内存接口存在问题
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005kLBlySAG/exit-breakpoint-of-fsbl-is-not-hit-custom-board-
相关标签：LPDDR4 · FSBL · UltraScale+ · PCB Design
就这个问题继续问 AI → ← 返回 AMD 社区问答速查