fpga.love
EN App
知识库›AMD 社区问答速查›Zynq 7000 配置 SPI 时出现 DRC UCIO-1 错误怎么办？

Zynq 7000 配置 SPI 时出现 DRC UCIO-1 错误怎么办？

Zynq PS 配置社区未闭环原帖 9 个回答 · 356 次浏览|器件：Vivado 2016.4 / Zynq 7000（错误码：DRC 23-20 / UCIO-1）

一句话结论：需为 SPI 端口指定 IO 引脚位置约束

现象

生成比特流时报 159 个逻辑端口中有 4 个未分配 LOC 约束

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpcavSAA/errors-while-configuring-spi-in-zynq-7000-in-viv

相关资料

如何将节点锁定Vivado许可证迁移到另一台电脑？Zynq7000 NAND 如何启用 BCH 软件 ECC？改MIO16 IO标准为CMOS2v5能修复Tx信号完整性吗？

相关标签：Zynq-7000 · SPI · Vivado · DRC

就这个问题继续问 AI → ← 返回 AMD 社区问答速查