fpga.love
EN App
知识库›AMD 社区问答速查›合成时elf映射DDR地址无内存报错

合成时elf映射DDR地址无内存报错

ILA 在线调试已闭环原帖 9 个回答 · 370 次浏览|器件:Vivado / Vitis,2024.1/2024.2(错误码:Memdata 28-345; Updatemem 57-153)

一句话结论:updatemem只能填充BRAM,DDR中的ELF需通过bootloader或JTAG加载

现象

合并elf与bit为download.bit时报Memdata 28-345,DDR地址范围无可用内存

根因

updatemem仅填充FPGA内部BRAM,MMI只含BRAM资源;而链接脚本将各段放在外部DDR,故无法关联该ELF

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00008qkyD0SAI/error-reported-when-synthesizing-elf-bit-and-mmi

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突Vivado JTAG配置报错但FPGA编程成功ISE中如何将启动时钟改为JTAG CLK?

相关标签:updatemem · Memdata · DDR · BRAM

就这个问题继续问 AI → ← 返回 AMD 社区问答速查