fpga.love
EN App
知识库›AMD 社区问答速查›非工程模式下Zynq 7000 Block Design集成报错

非工程模式下Zynq 7000 Block Design集成报错

Zynq PS 配置已闭环原帖 9 个回答 · 369 次浏览|器件：Vivado / Zynq 7000（错误码：[Project 1-486], [DRC INBB-3]）

一句话结论：按UG994设置synth_checkpoint_mode为None并生成输出产物后问题解决

现象

综合时design_1无法解析，报黑盒单元未定义内容错误

根因

使用Out of Context模式时未生成并保存输出产物，需将synth_checkpoint_mode设为None或改用Global模式

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007tQRKlSAO/error-incorporating-block-design-in-nonproject-m

相关资料

如何将节点锁定Vivado许可证迁移到另一台电脑？Zynq7000 NAND 如何启用 BCH 软件 ECC？改MIO16 IO标准为CMOS2v5能修复Tx信号完整性吗？

相关标签：Vivado · Block Design · non-project mode · Zynq 7000

就这个问题继续问 AI → ← 返回 AMD 社区问答速查