PCIe / XDMA已闭环原帖 9 个回答 · 928 次浏览|器件：Vivado 2021.2.1 / Modelsim SE-64 2020.4 / PCIE XDMA IP（错误码：vsim-3812）
一句话结论：重新编译全部器件类型的仿真库后仿真不再报错
vsim优化失败，报PCIE_3_1.v等unisims中SIP_*模块未定义
仿真库仅编译了所需芯片类型，未覆盖全部器件类型；重新编译所有类型芯片的仿真库后错误消失
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005WaGjmSAF/error-exilinxvivado20212dataverilogsrcunisimspci
相关标签：Vivado · Modelsim · compile_simlib · PCIE
就这个问题继续问 AI → ← 返回 AMD 社区问答速查