fpga.love
EN App
知识库›AMD 社区问答速查›AXI ILA IP 导致生成 Processor List 报错

AXI ILA IP 导致生成 Processor List 报错

ILA 在线调试社区未闭环原帖 9 个回答 · 187 次浏览|器件：Zynq UltraScale+ MPSoC XCZU3EG / Vivado / Vitis 2025.1.1 / Windows（错误码：Error: Error in generating Processor List）

一句话结论：问题与 AXI 连接的 ILA 调试核相关，帖中未给出解决方案

现象

加入 AXI ILA 后 Vitis 生成平台工程报错，移除后可正常创建

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001V9Cz4KAF/error-error-in-generating-processor-list-caused-

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突Vivado JTAG配置报错但FPGA编程成功ISE中如何将启动时钟改为JTAG CLK？

相关标签：AXI ILA · Vitis · Device Tree · Zynq UltraScale+

就这个问题继续问 AI → ← 返回 AMD 社区问答速查