fpga.love
EN App
知识库›AMD 社区问答速查›ZCU111 DDS ILA 2020设计在Vivado/Vitis 2023编

ZCU111 DDS ILA 2020设计在Vivado/Vitis 2023编译运行报错警告

ILA 在线调试社区未闭环原帖 9 个回答 · 522 次浏览|器件:Vivado 2023.2 / Vitis 2023 / ZCU111(错误码:Common 17-673)

一句话结论:警告可忽略,运行失败疑在psu_init/DDR初始化,根因未定

现象

构建Platform Component时出现C_CACHE_BYTE_SIZE等属性无效的WARNING,运行在psu_init处失败疑似DDR初始化卡住

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U000082TH8HSAW/error-and-warning-when-compiling-and-running-xil

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:

ERROR: [Common 17-673]
PetaLinux 2023.2 构建 Zynq7000 FSBL 报错

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突Vivado JTAG配置报错但FPGA编程成功ISE中如何将启动时钟改为JTAG CLK?

相关标签:ZCU111 · Vitis · Vivado · BSP

就这个问题继续问 AI → ← 返回 AMD 社区问答速查