fpga.love
EN App
知识库›AMD 社区问答速查›自定义IP如何直接访问主DDR内存

自定义IP如何直接访问主DDR内存

IP 打包与升级已闭环原帖 9 个回答 · 646 次浏览|器件：Xilinx EDK / CIP wizard / AXI

一句话结论：建议自定义IP同时带AXI-Master与AXI-Slave接口，或用DMA

现象

用户想让自定义IP绕过处理器直接读写外部DDR内存中的数据缓冲区

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpT9gSAE/edk-custom-ip-with-main-ddr-memory-access

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：AXI · DDR · custom IP · DMA

就这个问题继续问 AI → ← 返回 AMD 社区问答速查