fpga.love
EN App
知识库›AMD 社区问答速查›7系列MIG中PLLE2_ADV时钟输出缓冲DRC警告

7系列MIG中PLLE2_ADV时钟输出缓冲DRC警告

Vivado 报错与许可社区未闭环原帖 5 个回答 · 965 次浏览|器件:Artix7 / MIG / Clocking_wizard(错误码:REQP-1709)

一句话结论:回答仅指向AR-64180,未给出具体结论

现象

为Artix7创建DDR3 MIG时出现DRC REQP-1709关键警告

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpQ7FSAU/drc-reqp1709-clock-output-buffering-plle2adv-con

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:MIG · PLLE2_ADV · DRC · Artix7

就这个问题继续问 AI → ← 返回 AMD 社区问答速查