fpga.love
EN App
知识库›AMD 社区问答速查›将内部信号引出到I/O引脚会改变FPGA布线并影响时序吗?

将内部信号引出到I/O引脚会改变FPGA布线并影响时序吗?

时序与实现社区未闭环原帖 9 个回答 · 385 次浏览|器件:Spartan 7 xc7s75fgga676-1IL / Vivado

一句话结论:帖中未给出明确根因,仅提出约束不完整和保持时间问题的推测

现象

低温下启动失败,EMIF输出引脚因内部超时值未复位而保持低电平;将状态位引出到备用IO后问题消失

根因

帖中未明确;推测可能与约束不完整(未设置输入/输出延迟)及保持时间问题有关

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00008Haa3RSAR/does-adding-internal-signals-to-io-pins-change-t

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签:Spartan7 · timing · constraints · EMIF

就这个问题继续问 AI → ← 返回 AMD 社区问答速查