fpga.love
EN App
知识库›AMD 社区问答速查›DDR4 RDIMM 2133速率DQS门控与读延迟报错原因

DDR4 RDIMM 2133速率DQS门控与读延迟报错原因

DDR / MIG社区未闭环原帖 7 个回答 · 378 次浏览|器件：DDR4 RDIMM

一句话结论：帖中未给出明确根因与解决结论

现象

1866速率通过，2133速率vividao报DQS GATE走线变短及数据检查失败

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007pznJ9SAI/ddr4-rdimm-1data-check-failed-with-dqs-gate-sett

相关资料

Vivado生成MIG IP报XML_INPUT_FILE参数校验失败如何解决DDR4参考时钟BUFGCE-MMCM布局次优报错如何解决两片DDR3并联32位仿真init_calib_complete不拉高

相关标签：DDR4 · RDIMM · DQS · vividao

就这个问题继续问 AI → ← 返回 AMD 社区问答速查