封装与引脚约束社区未闭环原帖 9 个回答 · 1.85K 次浏览|器件：UltraScale Memory IP / Vivado
一句话结论：应遵循 PG150 和 UG583，规则中 must 措辞后续会移除
用户对 PG150 中 x16 器件 ldqs/udqs 与 dqs 映射规则及示例表 4-6 是否矛盾存疑
帖中未明确；仅说明规则中 must 措辞将在未来版本移除，示例板卡存在不满足该规则的情况
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpWvQSAU/ddr4-pin-assignment-dqs-mapping
相关标签：DDR4 · DQS · Pin Assignment · PG150
就这个问题继续问 AI → ← 返回 AMD 社区问答速查