fpga.love
EN App
知识库›AMD 社区问答速查›Vitis 2020.2 中 fsbl 出现 DDR ECC 错误

Vitis 2020.2 中 fsbl 出现 DDR ECC 错误

FSBL 与启动镜像社区未闭环原帖 7 个回答 · 507 次浏览|器件:Vitis 2020.2

一句话结论:调整调用顺序后问题消失,但根因未确认

现象

fsbl 启动时 DDR ECC 错误标志和计数被置位

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpRWqSAM/ddr-ecc-errors-in-fsbl-on-vitis-20202

相关资料

FSBL_PPK_FAILURE_ERROR 是什么问题?BootROM执行期间500MHz限制何时可解除?pmu-firmware/fsbl-firmware do_configure 执行错误

相关标签:DDR · ECC · FSBL · Vitis

就这个问题继续问 AI → ← 返回 AMD 社区问答速查