fpga.love
EN App
知识库›AMD 社区问答速查›Vivado 2016.4 中未连接 FIXED_IO 信号产生关键警告

Vivado 2016.4 中未连接 FIXED_IO 信号产生关键警告

Vivado 报错与许可社区未闭环原帖 9 个回答 · 494 次浏览|器件:Vivado 2016.4 / Zynq processing system

一句话结论:问题未解决,用户计划逐步排查升级与目录重组流程

现象

未连接的 ps_porb、ps_srstb、ps_clk 在生成的 xdc 中出现约束,导致关键警告和错误

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpd1OSAQ/critical-warnings-from-unconnected-signals-fixed

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:Vivado · Zynq · FIXED_IO · constraints

就这个问题继续问 AI → ← 返回 AMD 社区问答速查