fpga.love
EN App
知识库›AMD 社区问答速查›XC7K160T上N侧引脚作单端时钟报LOC错误

XC7K160T上N侧引脚作单端时钟报LOC错误

Vivado 报错与许可已闭环原帖 9 个回答 · 1.59K 次浏览|器件:Vivado 2013.4 / XC7K160T-2FFG676C(错误码:Vivado 12-1411)

一句话结论:单端时钟须接差分CC对的P侧引脚,N侧不可用

现象

综合报[Vivado 12-1411]无法为端口设置LOC属性,位置类型与实例类型不匹配

根因

MRCC差分对的N侧引脚不能单独用作单端时钟,只能接P侧;帖中确认N侧不可作单端时钟

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006iHrctSAC/critical-warning-cannot-set-loc-property-of-port

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:

ERROR: [Vivado 12-1411]
Vitis 2020.2 中 LOC 约束无法放置 GTY 8 lane 收发器

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:Vivado · LOC · MRCC · clock

就这个问题继续问 AI → ← 返回 AMD 社区问答速查