fpga.love
EN App
知识库›AMD 社区问答速查›Vivado 2015.4创建IP如何生成VHDL源码

Vivado 2015.4创建IP如何生成VHDL源码

IP 打包与升级已闭环原帖 9 个回答 · 343 次浏览|器件：Vivado 2015.4

一句话结论：将项目目标语言设为VHDL即可生成VHDL源文件

现象

用Create and Package IP生成的源文件是Verilog而非VHDL

根因

项目设置中的目标语言未设为VHDL

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpUafSAE/create-package-ip-in-20154-selecting-vhdl-

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：Vivado · IP_Packaging · VHDL · AXI

就这个问题继续问 AI → ← 返回 AMD 社区问答速查