fpga.love
EN App
知识库›AMD 社区问答速查›MIG的init_calib_complete信号为何一直为低？

MIG的init_calib_complete信号为何一直为低？

IP 打包与升级已闭环原帖 9 个回答 · 669 次浏览|器件：MIG

一句话结论：添加ddr3_model后问题解决

现象

仿真100μs后init_calib_complete仍未拉高

根因

testbench中未添加ddr3_model

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iHjFHSA0/connecting-my-custom-ip-with-mig-but-initcalibco

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：MIG · init_calib_complete · ddr3_model · simulation

就这个问题继续问 AI → ← 返回 AMD 社区问答速查