fpga.love
EN App
知识库›AMD 社区问答速查›Vitis HLS 综合报 PHINode 错误如何排查

Vitis HLS 综合报 PHINode 错误如何排查

ILA 在线调试社区未闭环原帖 8 个回答 · 607 次浏览|器件:Vitis HLS v++ v2020.2(错误码:PHINode should have one entry for each predecessor of its parent basic block!)

一句话结论:帖中未给出根因或调试方法,问题未解决

现象

仅有 WARNING 但综合中止,出现多个 PHINode 错误

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpRZhSAM/compilation-aborts-after-multiple-phinode-should

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突Vivado JTAG配置报错但FPGA编程成功ISE中如何将启动时钟改为JTAG CLK?

相关标签:Vitis HLS · PHINode · compiler error · synthesis

就这个问题继续问 AI → ← 返回 AMD 社区问答速查