Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 528 次浏览|器件：Vivado / block design 工程（错误码：'blk_mem_gen_v8_2' is not compiled in library blk_mem_gen_v8_2）
一句话结论：错误实际源于testbench另一问题，编译顺序修改方法未获结论
行为级仿真AXI CDMA时报告blk_mem_gen_v8_2未在库中编译
帖中未明确；提问者最终发现是testbench中另一问题导致该错误仍存在
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iHsY4SAK/changing-compiler-order-for-block-design-project
相关标签：Vivado · block design · simulation · compile order
就这个问题继续问 AI → ← 返回 AMD 社区问答速查