fpga.love
EN App
知识库›AMD 社区问答速查›Vitis 2023.2 BootGen 用 .int 文件改寄存器初始化表报错

Vitis 2023.2 BootGen 用 .int 文件改寄存器初始化表报错

FSBL 与启动镜像社区未闭环原帖 8 个回答 · 138 次浏览|器件：Vitis 2023.2 / Vitis 2021.2 / zynq7020（错误码：invalid register address）

一句话结论：帖中未给出 2023.2 内直接解决方式，仅建议自行编译修改 BootGen 源码

现象

用 BootGen 生成 zynq7020 启动 .bin 时报 invalid register address，但地址本身有效

根因

帖中称 regdefs.h 未包含 zynq7000 寄存器地址（仅准备 Versal），该逻辑自 2022.2 引入；Vitis 2021.2 可正常生成

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008p6IxXSAU/change-register-initialization-table-by-int-file

相关资料

FSBL_PPK_FAILURE_ERROR 是什么问题？BootROM执行期间500MHz限制何时可解除？pmu-firmware/fsbl-firmware do_configure 执行错误

相关标签：BootGen · Vitis · Zynq7000 · regdefs.h

就这个问题继续问 AI → ← 返回 AMD 社区问答速查