综合与实现社区未闭环原帖 2 个回答 · 497 次浏览|器件：Vivado 2019.2（错误码：HDLCompilers:86）
一句话结论：需检查代码中的自实例化或递归写法，可尝试将递归调用前置
综合时出现HDLCompilers:86，提示模块非法递归实例化
工具认为设计中存在非法递归，即模块实例化自身且无终止条件；可能是笔误导致自实例化，或有意递归写法不正确；另有回答猜测Vivado要求递归出现在模块首个generate语句的首个条件块中
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpP1uSAE/cannot-run-synthesize-errorhdlcompilers86-vlogbl
相关标签：Vivado · Verilog · Synthesis · Recursive Instantiation
就这个问题继续问 AI → ← 返回 AMD 社区问答速查