封装与引脚约束社区未闭环原帖 9 个回答 · 321 次浏览|器件：原帖未注明
一句话结论：帖中无人给出具体检查结论
用户提交16位4选1 MUX的VHDL数据流代码、约束文件和testbench请求检查
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007G0MM0SAN/can-someone-check-my-code-to-design-a-16-bit-41m
相关标签：VHDL · MUX · dataflow · FPGA
就这个问题继续问 AI → ← 返回 AMD 社区问答速查