fpga.love
EN App
知识库›AMD 社区问答速查›合并工程后BRAM推断报错如何解决

合并工程后BRAM推断报错如何解决

ILA 在线调试社区未闭环原帖 9 个回答 · 1.03K 次浏览|器件:Vivado / xczu15(错误码:Synth 8-2914, Synth 8-5743)

一句话结论:问题通过代码改写绕过解决,具体方案未在帖中给出

现象

两个独立工程可编译,合并后BRAM报不支持模板错误,编译无法完成

根因

帖中未明确(发帖人称是编译器问题,通过修改代码绕过解决,但未提供具体代码)

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpPzUSAU/bram-compilation-error-unsupported-ram-template-

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突Vivado JTAG配置报错但FPGA编程成功ISE中如何将启动时钟改为JTAG CLK?

相关标签:BRAM · Vivado · Synthesis · RAM Inference

就这个问题继续问 AI → ← 返回 AMD 社区问答速查