fpga.love
EN App
知识库›AMD 社区问答速查›自定义模块AXI接口连接时报时钟不匹配错误

自定义模块AXI接口连接时报时钟不匹配错误

Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 227 次浏览|器件：Vivado 2024.2

一句话结论：疑似时钟频率传播问题，可尝试删除并重新添加IP

现象

VHDL自定义模块通过Add Module加入Block Design后，连接AXI接口时提示时钟不匹配

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000090PBznSAG/block-designer-complains-about-wrong-address-fro

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：Vivado · Block Design · AXI · Clock Mismatch

就这个问题继续问 AI → ← 返回 AMD 社区问答速查