Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 397 次浏览|器件：Vivado 2014.2（错误码：BD 41-1363, BD 41-237）
一句话结论：问题未解决，提问者推测移除 clk 的 Associated Interface 属性可能有效但未确认
Validate Design 报时钟域属性不匹配，视频时钟与 AXI Lite 时钟需同源
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpTdOSAU/block-design-fails-validation-due-to-mismatch-in
相关标签：Vivado · Block Design · CLK_DOMAIN · AXI
就这个问题继续问 AI → ← 返回 AMD 社区问答速查