fpga.love

EN App

知识库›AMD 社区问答速查›Block design 含 MIG 时 Generate output pro

Block design 含 MIG 时 Generate output products 致 Vivado 闪退

Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 1.47K 次浏览|器件：Vivado 2018.3 / Win10

一句话结论：升级 Vivado 版本可规避该闪退，补丁无效

现象

Block design 中只要有 MIG，Generate output products 时 Vivado 闪退

根因

帖中未明确；仅确认 2018.3 可复现，2020.2/2021.2 不复现，AR-71898 补丁无效

可尝试的处理步骤

参考 AR-71898 并尝试打补丁（提问者反馈闪退仍存在）
升级到 Vivado 2020.2 或 2021.2 后不再闪退

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006zVSU3SAO/block-design-%E4%B8%AD%E5%8C%85%E5%90%AB-mig-%E6

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：Vivado · MIG · Block Design · Crash

就这个问题继续问 AI → ← 返回 AMD 社区问答速查