fpga.love

EN App

知识库›AMD 社区问答速查›AXI Memory Mapped to PCIe 仿真报错未声明

AXI Memory Mapped to PCIe 仿真报错未声明

PCIe / XDMA社区未闭环原帖 9 个回答 · 847 次浏览|器件：Vivado 2019.2 / Windows 10 / ZC706 (ZYNQ 7045)（错误码：VRFC 10-2989）

一句话结论：改用 ModelSim 可绕过该错误，根因未确认

现象

Vivado 仿真静态细化时报 i_true_dual_port_blk_mem_gen 未声明

根因

帖中未明确；有回答指出 lib_bmg_v1_0_rfs.vhd 中声明名为大写 I_TRUE_DUAL_PORT_BLK_MEM_GEN

可尝试的处理步骤

将 Project Settings >> Simulation Settings >> Target Simulator 配置为 ModelSim 仿真器
使用 Verilog 文件连接模块进行仿真

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpM8CSAU/axi-memory-mapped-to-pcie-error-itruedualportblk

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：

ERROR: [VRFC 10-2989]

xelab 报错 VRFC 10-2989：RAMB_S8.v 中 glbl 未声明

相关资料

Alveo U55C 在 Dell R750 Riser 1 插槽不稳定 Vivado 2018.3 是否有 AR#72992 补丁？CPM4 NOC时钟无法连接到AXI NOC

相关标签：Vivado · PCIe · Simulation · VRFC-10-2989

就这个问题继续问 AI → ← 返回 AMD 社区问答速查