IP 打包与升级已闭环原帖 9 个回答 · 984 次浏览|器件：Vivado 2017.4 / VC707
一句话结论：自定义IP用32/64位AXI接口，由Interconnect转换到MIG的512位
自定义IP的AXI主接口与MIG(512位)数据宽度不匹配，AXI Interconnect连接后无法正确写入
IP Packager可能不支持生成512位数据宽度的AXI接口模板；自定义IP无需与MIG同宽，应由AXI Interconnect完成位宽转换
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hphbNSAQ/axi-interface-mismatch-between-mig-and-custom-ip
相关标签：AXI · MIG · Vivado · IP_Packager
就这个问题继续问 AI → ← 返回 AMD 社区问答速查