fpga.love

EN App

知识库›AMD 社区问答速查›AXI Interconnect 启用 Outer 寄存器切片后数据宽度转换配置

AXI Interconnect 启用 Outer 寄存器切片后数据宽度转换配置失败

AXI 互联 / Stream社区未闭环原帖 2 个回答 · 769 次浏览|器件：Vivado 2021.2 / 2022.2.2（错误码：ERROR: [BD 41-237]）

一句话结论：启用 Outer 寄存器切片会导致宽度转换配置错误，验证失败但实现正常

现象

启用 Outer 寄存器切片后，Data Width Converter 宽度从 512 变为 32，验证报错

根因

帖中未明确

可尝试的处理步骤

在 AXI Interconnect IP 设置中为 Master register slices 启用 'Outer and Auto'
观察到 Data Width Converter 后插入了寄存器切片，宽度设置变为 32
运行设计验证

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000064ZKXgSAO/automatic-configuration-of-axi-data-with-convers

相关资料

VitisNetP4 的 AXIS 用户元数据未保持到 tlast Vivado Validate Design 因层级BD含AXI_Interconnect失败 AXI4-Stream互联仅M00输出流，如何让其他主接口收数据

相关标签：AXI Interconnect · Data Width Converter · register slice · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查