封装与引脚约束社区未闭环原帖 9 个回答 · 227 次浏览|器件：Vivado / Alveo U50
一句话结论：可基于官方xdc修改，PCIe参考时钟为AB8/AB9，U50原理图不对外公开
用户需在Alveo U50上部署XDMA设计，需绑定CLK_IN_D_0、sys_rst_n_0及pcie_mgt_0引脚，但XDC中PCIe tx/rx引脚被注释，且找不到U50原理图
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008wfVxRSAU/alveo-u50-vivado%E8%A8%AD%E8%A8%88%E8%88%87const
相关标签：Alveo U50 · XDMA · XDC · PCIe
就这个问题继续问 AI → ← 返回 AMD 社区问答速查