DDR / MIG社区未闭环原帖 9 个回答 · 505 次浏览|器件：Vivado 2020.1/2022.1 / Vitis / Windows 10
一句话结论：问题未解决，怀疑IP迁移导致，待确认XSA与BSP UART设置
迁移到Vivado 2022.1后Vitis工程无打印输出，工具无报错
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005mjERDSA2/after-migrating-project-from-vivado20201-to-viva
相关标签：Vitis · Vivado · UART · Migration
就这个问题继续问 AI → ← 返回 AMD 社区问答速查