Block Design 与 IP Integrator已闭环原帖 9 个回答 · 526 次浏览|器件：Vivado
一句话结论：移除port map中的fifo后，RTL设计可成功加入block design
top.vhdl设计在加入block diagram时显示incompatible
提问者发现是端口映射中的fifo导致不兼容，移除fifo后问题解决
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hplqhSAA/add-rtl-design-to-block-design-incompatible-prob
相关标签：Vivado · Block Design · VHDL · RTL
就这个问题继续问 AI → ← 返回 AMD 社区问答速查