fpga.love
EN App
知识库›AMD 社区问答速查›VCU118上ddr4_0/sys_rst的IOSTANDARD约束警告

VCU118上ddr4_0/sys_rst的IOSTANDARD约束警告

封装与引脚约束社区未闭环原帖 8 个回答 · 363 次浏览|器件:Vivado 2016.4 / VCU118(错误码:Constraints 18-550)

一句话结论:帖中仅重复警告并指向重复帖,未给出结论

现象

Vivado报Constraints 18-550警告,net ddr4_0/sys_rst未直连顶层端口,IOSTANDARD被忽略

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpcDUSAY/20164vcu118-board-could-not-create-iostandard-co

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签:Vivado · VCU118 · IOSTANDARD · Constraints

就这个问题继续问 AI → ← 返回 AMD 社区问答速查