fpga.love
EN App
知识库›Vivado 报错词典›XOCC 17-70

ERROR: [XOCC 17-70]

SDx 编译 RTL kernel 报 XO 校验失败

HLS / Vitis 已闭环 Vivado 2018.2 / SDx 2018.2 / xilinx_kcu1500_dynamic_5_0 / xilinx_vcu1525_dynamic_5_1

一句话结论:切换到 Emulation HW 后编译成功

现象

用 RTL kernel 编译 SDx 工程时报 XO 校验失败,提示 kernel 对指定 target 无效

报错原文

[XOCC 60-632] XO validation failed: ERROR: [XOCC 17-70] Application Exception: The kernel '...' in '...' is not valid for the specified target.

根因

帖中未明确;发帖人最终发现是忘记切换到 Emulation HW

可尝试的处理步骤

结论

切换到 Emulation HW 后编译成功

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hplPWSAY/sdx-compilation-error-with-rtl…

同一工具下的相关错误码

VPL 4 xocc双时钟内核时序不满足导致自动降频失败Coretcl 2-1134 Vivado TCL 生成 arb_mastHLS 200-2014 C综合时生成HBM驱动目标文件失败Coretcl 2-106 Vivado HLS 2017.1 导出 RHLS 207-812 Vitis HLS 2020.2 在 UbuVPL 60-1328 VPL 60-1328:vpl 运行失败导致
就这个报错继续问 AI → ← 返回 Vivado 报错词典