xocc双时钟内核时序不满足导致自动降频失败
HLS / Vitis 已闭环 SdAccel 2019.1 / xilinx_u250_xdma_201830_1
一句话结论：建议提高实现努力级别、添加--slr、拆分多DDR内核或导出DCP分析时序
生成比特流时VPL-4时序不满足，自动缩放频率51.3MHz低于运行时最低60MHz
帖中未明确
建议提高实现努力级别、添加--slr、拆分多DDR内核或导出DCP分析时序
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpJf7SAE/error-vpl4-design-did-not-meet…