fpga.love
EN App
知识库›Vivado 报错词典›VPL 60-777

ERROR: [VPL 60-777]

空系统在vck190综合后链接阶段构建失败

HLS / Vitis 社区未闭环 Vivado 2022.2 / zc102 / vck190

一句话结论:空系统在vck190链接阶段崩溃,根因未明确,需进一步排查

现象

空系统在zc102构建成功,在vck190综合后链接阶段失败,无描述性输出

报错原文

ERROR: [VPL 60-777] Sorry, but it appears that a Xilinx program has terminated unexpectedly.

根因

帖中未明确

可尝试的处理步骤

结论

空系统在vck190链接阶段崩溃,根因未明确,需进一步排查

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00007ErXBUSA3/empty-system-build-success-on-…

同一工具下的相关错误码

VPL 4 xocc双时钟内核时序不满足导致自动降频失败Coretcl 2-1134 Vivado TCL 生成 arb_mastHLS 200-2014 Vitis HLS2024.1综合报错无法生Coretcl 2-106 恢复ZCU106 HDMI示例工程报错找不到HLS 207-812 Vitis HLS 2020.2 在 UbuVPL 60-1328 VPL 60-1328:vpl 运行失败导致
就这个报错继续问 AI → ← 返回 Vivado 报错词典