ERROR: [VPL 41-70]

Vitis 中将 PLRAM 大小改为 2M 时报错

HLS / Vitis 社区未闭环 Vivado/Vitis v2020.2 / Alveo U250 (xilinx_u250_gen3x16_xdma_3_1_202020_1)

现象

硬件构建时修改 PLRAM 大小为 2M 触发地址未对齐报错

报错原文

ERROR: [VPL 41-70] Exec TCL: The proposed address '0x0002_0000 [ 2M ]' is misaligned. The maximum range for offset '0x0002_0000' is '128K'. The next aligned offset for this range is '0x0020_0000'.

根因

帖中未明确

可尝试的处理步骤

• 使用 sdx_memory_subsystem::update_plram_specification 配置 PLRAM_MEM00 的 SIZE 为 2M
• 运行 validate_bd_design -force 与 save_bd_design
• 运行硬件构建

结论

帖中未给出解决方案，仅提出是否为 128K 上限的疑问

同一工具下的相关错误码