设计因拥塞等级7无法布线
HLS / Vitis 社区未闭环 Vivado/Vitis 2020.1, XRT 2020.2, Alveo U50
一句话结论：设计拥塞等级达7导致布线失败，需检查拥塞并调整策略或设计
硬件优化构建约5小时后报错，设计不可布线
ERROR: [VPL 35-3] Design is not routable as its congestion level is 7.
帖中未明确；回答推测为面积优化策略使逻辑过于集中导致局部布线资源不足，或设计输入输出依赖过多
设计拥塞等级达7导致布线失败，需检查拥塞并调整策略或设计
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpQzsSAE/the-design-build-harware-faile…