fpga.love
EN App
知识库›Vivado 报错词典›VPL 17-685

ERROR: [VPL 17-685]

Vitis 中无法加载 Tcl app xilinx::modelsim 报错

HLS / Vitis 社区未闭环 Vitis IDE v2020.2.0 (64-bit) / Ubuntu

一句话结论:删除用户主目录下的 .Xilinx 文件夹后报错未解决,反而出现新问题

现象

Vitis 控制台在 Ubuntu 下运行 Vivado 生成仿真模型和脚本时报错

报错原文

ERROR: [VPL 17-685] Unable to load Tcl app xilinx::modelsim

根因

帖中未明确

可尝试的处理步骤

结论

删除用户主目录下的 .Xilinx 文件夹后报错未解决,反而出现新问题

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpQ0USAU/how-do-i-get-rid-of-the-error-…

同一工具下的相关错误码

VPL 4 xocc双时钟内核时序不满足导致自动降频失败Coretcl 2-1134 Vivado TCL 生成 arb_mastHLS 200-2014 Vitis HLS2024.1综合报错无法生Coretcl 2-106 恢复ZCU106 HDMI示例工程报错找不到HLS 207-812 accumulate例程手动设置SyntheVPL 60-1328 VPL 60-1328:vpl 运行失败导致
就这个报错继续问 AI → ← 返回 Vivado 报错词典