fpga.love
EN App
知识库›Vivado 报错词典›TIMING 6

ERROR: [TIMING 6]

方法学报告报错:无公共主时钟

实现 Place / Route / Opt / Timing 已闭环 Aurora 64B/66B IP core / PS PL Fabric clock

一句话结论:将两个独立时钟设为 false path 后该报错被消除

现象

实现后出现 TIMING #1 Critical Warning,两个时钟相关但无公共主时钟

报错原文

TIMING #1 Critical Warning The clocks CLOCK_IN5_clk_p[0] and clk_pl_0 are related (timed together) but they have no common primary clock.

根因

帖中未明确

可尝试的处理步骤

结论

将两个独立时钟设为 false path 后该报错被消除

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00007G0nCQSAZ/methodology-report-error-no-co…

同一工具下的相关错误码

Place 543 时序驱动布局阶段报错Pack:1654Route 35-426 Router无法修复不可布引脚保持违例怎么办TIMING 54 Alveo U55C 在 Dell R750Place 30-716 DDR4参考时钟BUFGCE-MMCM布局次Place 30-53 两个DDR2控制器共用IODELAY_GROTiming 38-282 Clocking Wizard输出930MH
就这个报错继续问 AI → ← 返回 Vivado 报错词典