fpga.love
EN App
知识库›Vivado 报错词典›Timing 38-432

ERROR: [Timing 38-432]

综合时报Timing 38-17初始化图错误

实现 Place / Route / Opt / Timing 社区未闭环 Vivado 2019.2

一句话结论:综合时构建时序图抛出异常,需联系AMD技术支持

现象

Vivado 2019.2综合时读取时序库并应用约束阶段报时序图初始化异常

报错原文

Timing38-246 Caught exception ' ERROR: [Timing 38-432] Unexpected exception thrown while building timing graph ' while reading timing library and applying constraints.

根因

帖中未明确

可尝试的处理步骤

结论

综合时构建时序图抛出异常,需联系AMD技术支持

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006iHqViSAK/syhthesis-errtiming-3817-an-er…

同一工具下的相关错误码

Place 543 ISE 14.7 MAP报错place:54Route 35-426 Router无法修复不可布引脚保持违例怎么办TIMING 54 Alveo U55C 在 Dell R750Place 30-716 DDR4参考时钟BUFGCE-MMCM布局次Place 30-53 两个DDR2控制器共用IODELAY_GROTiming 38-282 Clocking Wizard输出930MH
就这个报错继续问 AI → ← 返回 Vivado 报错词典