ERROR: [Synth 8-2380]

Aurora IP 内部综合报错 Synth 8-2380

综合 Synth 社区未闭环 Vivado 2018.3 / xc7vx415tffg1927-2

一句话结论：改 IP 源码可绕过报错但重新生成核后失效，正确修法帖中未给出

现象

综合 Aurora 8b10b IP 时报告 to_stdlogicvector 有两个可见标识符匹配

[Synth 8-2380] near to_stdlogicvector ; 2 visible identifiers match here

帖中未明确；回答3推测 IP 文件 aurora_8b10b_ms_gth_ll_to_axi.vhd 第122/128行代码可能写法不正确

将 aurora_8b10b .vhd 文件的 Set File Type 改为 VHDL 2008 后重新综合，出现 Synth 8-1047 提示两处匹配均在 std_logic_1164_2008.vhd
在 IP 文件 aurora_8b10b_ms_gth_ll_to_axi.vhd 第122和128行将 to_stdlogicvector("1111" srl ufc_rem_int) 改为 "1111"，综合错误消失
回答4：将项目中设为 VHDL_2008 的无关文件改回 VHDL 后综合正常

改 IP 源码可绕过报错但重新生成核后失效，正确修法帖中未给出

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpnJlSAI/synthesis-error-inside-aurora-…