fpga.love
EN App
知识库›AMD 社区问答速查›Vivado综合报错Synth 8-2380如何解决

Vivado综合报错Synth 8-2380如何解决

Vivado 报错与许可社区未闭环原帖 9 个回答 · 1.07K 次浏览|器件:Vivado(错误码:Synth 8-2380)

一句话结论:帖中未给出明确根因与解决结论

现象

Verilog FSM转VHDL后综合报错,case('1') is处提示3个可见标识符匹配

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006iI4MlSAK/vivado-error-3-visible-identifiers-match-here

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:Vivado · VHDL · Synth 8-2380 · FSM

就这个问题继续问 AI → ← 返回 AMD 社区问答速查