DRC PDCN-2751：MBUFG输出时钟叶分频值不匹配
实现 Place / Route / Opt / Timing 已闭环 Vivado（2023.2前版本，帖中另提及2024.1）/ Versal
一句话结论：该问题已在2023.2中修复，此前无补丁，仅可减少该时钟区域时钟数规避
route_design后DRC报MBUFG输出时钟叶分频值不匹配
ERROR: [DRC PDCN-2751] MBUF_check_output_Clock_Leaf_Div_divide.
工具自动将MMCM/BUFG转换为MBUFG/BUFDIV_LEAF时，BUFDIV_LEAF的DIVIDE值与MBUFG期望值不一致；帖中未明确更深层原因
该问题已在2023.2中修复，此前无补丁，仅可减少该时钟区域时钟数规避
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006jNFVZSA4/what-does-this-error-mean-erro…