fpga.love

EN App

知识库›Vivado 报错词典›Route 35-3320

ERROR: [Route 35-3320]

ODELAYE3用于MMCM时钟时布线失败

实现 Place / Route / Opt / Timing 社区未闭环 Vivado / UltraScale+

一句话结论：ODELAYE3用于MMCM时钟时布线不通，需按UG571核对连接并注意HD bank限制

现象

ODELAYE3的DATAOUT网络未完全布线，8个网络未尝试布线

报错原文

ERROR: [Route 35-54] Net: O_DELAYE3_0_DATAOUT is not completely routed.

根因

帖中未明确；回答建议参考UG571检查ODELAYE3连接要求，并指出UltraScale+的HD bank不支持ODELAY

可尝试的处理步骤

Run report_route_status for more information
参考UG571第184页检查ODELAYE3原语连接要求
用find_routing_path检查报告中节点间是否存在布线路径
尝试按CLK > ODDRE1 > ODELAYE3 > OBUF > FPGA-pin的顺序连接

结论

ODELAYE3用于MMCM时钟时布线不通，需按UG571核对连接并注意HD bank限制

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpSLUSA2/error-route-3554-net-odelaye30…

同一工具下的相关错误码

Place 543 时序驱动布局阶段报错Pack:1654 Route 35-426 Router无法修复不可布引脚保持违例怎么办 TIMING 54 Alveo U55C 在 Dell R750 Place 30-716 DDR4参考时钟BUFGCE-MMCM布局次 Place 30-53 两个DDR2控制器共用IODELAY_GRO Timing 38-282 Clocking Wizard输出930MH

就这个报错继续问 AI → ← 返回 Vivado 报错词典