CIPS axi0 时钟连接 NoC aclk0 导致布线失败
实现 Place / Route / Opt / Timing 已闭环 Vivado 2024.1 / Versal
一句话结论:为外部 AXI 接口设置正确的时钟关联可解决该布线失败
CIPS 的 CCI axi0 时钟引脚不可达,布线器跳过该网络布线
Driver pin versal_cips_0/inst/pspmc_0/inst/PSPSNOCCCIAXI0CLK at site PS9_X0Y0 is unreachable. Router will skip routing of net versal_cips_0/inst/pspmc_0/inst/fpd_cci_noc_axi0_clk.
IP Integrator 结果问题:外部接口未定义时钟关联,导致 CCI 时钟关联被错误地同时应用到 S00_AXI 和外部 NoC 连接 S06_AXI;CCI 时钟为专用连接,只能驱动一个 NoC 实例
为外部 AXI 接口设置正确的时钟关联可解决该布线失败
本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D5Pd000016woG1KAI/connecting-cips-axi0-clock-to-…