ILA时钟接GT的rxoutclk_out报未布线错误
实现 Place / Route / Opt / Timing 已闭环 UltraScale FPGA / UltraScale FPGAs Transceivers Wizard
一句话结论：GT的RXOUTCLK需经BUFG_GT输出后再驱动ILA时钟
生成bit文件时报DRC RTSTAT-1未布线网络及Route 35-54布线不完整错误
GT的RXOUTCLK未经过BUFG_GT，直接连到ILA导致无法布线
GT的RXOUTCLK需经BUFG_GT输出后再驱动ILA时钟
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000061f2ekSAA/添加ila参考时钟由ultrascale-fpgas-tra…